第1章  数制与编码
  1.1  进位计数制
    1.1.1  基数和权
    1.1.2  2n进制数之间的转换
    1.1.3  十进制数和二进制数的转换
  1.2  二-十进制编码
    1.2.1  常见的二-十进制编码
    1.2.2  二-十进制编码的加法
    1.2.3  加法电路的VHDL描述
  1.3  格雷码
  习题
第2章  逻辑代数基础
  2.1  基本概念
    2.1.1  逻辑变量和逻辑函数
    2.1.2  基本逻辑运算
    2.1.3  导出逻辑运算
    2.1.4  逻辑函数的表示方法
  2.2  逻辑代数的定理和规则
    2.2.1  逻辑代数的基本定律
    2.2.2  常用公式
    2.2.3  展开定理
    2.2.4  逻辑代数的三个规则
  2.3  逻辑函数的标准表达式
    2.3.1  标准与或式
    2.3.2  标准或与式
    2.3.3  不完全确定的逻辑函数
  2.4  数字逻辑电路设计方法
    2.4.1  逻辑电路的设计
    2.4.2  两个2421BCD码相加和的调整电路设计
  习题
第3章  集成逻辑门电路
  3.1  MOS晶体管
    3.1.1  MOS晶体管的分类
    3.1.2  MOS管的三个工作区
    3.1.3  MOS管的开关时间
  3.2  CMOS反相器
    3.2.1  CMOS反相器的结构和工作原理
    3.2.2  CMOS反相器的电压传输特性
    3.2.3  CMOS反相器的功耗
    3.2.4  CMOS反相器的开关时间
  3.3  CMOS其他逻辑门电路
    3.3.1  CMOS与非门
    3.3.2  CMOS或非门
    3.3.3  门的输入端数的扩展
    3.3.4  缓冲门、与门及或门
    3.3.5  CMOS与或非门和异或门
  3.4  CMOS集成电路的输出结构
    3.4.1  推挽输出
    3.4.2  三态输出
    3.4.3  漏极开路输出
  3.5  CMOS电路使用注意事项
  3.6  TTL逻辑门电路简介
  3.7  组合逻辑电路的竞争与冒险
    3.7.1  冒险的分类
    3.7.2  冒险的检查及消除
  习题
第4章  中规模组合电路及VHDL描述设计
  4.1  常见组合电路结构
  4.2  编码器
    4.2.1  普通编码器的VHDL描述
    4.2.2  2421BCD码编码器的VHDL描述
    4.2.3  优先编码器74HC
    4.2.4  优先权编码器的VHDL描述
  4.3  译码器
    4.3.1  普通译码器的VHDL描述
    4.3.2  2421BCD码译码器的VHDL描述
    4.3.3  中规模译码器74HC139、74HC138、74HC
    4.3.4  用VHDL描述中规模译码器74HC
    4.3.5  显示译码器74LS47、74LS
    4.3.6  用VHDL描述显示译码器
  4.4  加法器
    4.4.1  中规模全加器74LS83、74HC
    4.4.2  利用中规模全加器做全减器
    4.4.3  利用VHDL描述加/减法器
    4.4.4  中规模电路设计
  4.5  数据选择器
    4.5.1  用VHDL描述数据选择器
    4.5.2  利用中规模数据选择器设计电路
  4.6  数值比较器
  4.7  综合设计
    4.7.1  用中规模电路及门电路设计
    4.7.2  用VHDL设计
    4.7.3  利用4位V5421FULL加法电路扩展设计8位加法电路
  习题
第5章  集成触发器
  5.1  触发器的基本特性及其记忆作用
  5.2  电位型触发器
    5.2.1  基本RS触发器
    5.2.2  带使能端的RS触发器
    5.2.3  D触发器
    5.2.4  锁存器
  5.3  时钟控制的集成触发器
    5.3.1  主从触发器
    5.3.2  T触发器
    5.3.3  边沿触发器
  5.4  集成触发器的时间参数
    5.4.1  建立时间和保持时间
    5.4.2  时钟信号的时间参数
  习题
第6章  时序逻辑电路的分析、设计和描述
  6.1  时序逻辑电路概述
    6.1.1  同步时序电路的分类和描述
    6.1.2  常用时序电路
  6.2  小规模计数器的分析、设计及VHDL描述
    6.2.1  小规模计数器的分析
    6.2.2  小规模计数器的设计及VHDL描述
  6.3  小规模一般时序电路的设计及VHDL描述
    6.3.1  投币机的设计举例
    6.3.2  空调温度调节电路设计举例
  6.4  中规模集成计数器及其应用设计
    6.4.1  可预置十进制可逆计数器74LS
    6.4.2  利用74LS192设计万年历
    6.4.3  四位二进制加1计数器74LS
  6.5  小规模移位寄存器及其VHDL描述
    6.5.1  移位寄存器的构成
    6.5.2  环形、扭环形计数器
    6.5.3  序列信号发生器
  6.6  中规模移位寄存器及其应用设计
    6.6.1  通用移位寄存器74LS194及序列信号发生器的设计
    6.6.2  JK输入的移位寄存器74LS195及M序列的截短设计
    6.6.3  8位移位寄存器74LS164及串—并转换电路设计
    6.6.4  8位移位寄存器74LS166及并—串转换电路设计
    6.6.5  8位并—串—并转换电路设计
    6.6.6  利用中规模芯片设计序列信号发生器电路
  6.7  序列信号的产生与接收检测电路的设计
    6.7.1  序列信号发生器电路的VHDL描述
    6.7.2  序列信号接收检测电路的设计
    6.7.3  组成完整的序列信号产生和接收检测电路
  6.8  红外传输系统的设计与仿真
    6.8.1  空调机温度信号、基带信号产生及调制信号产生电路
    6.8.2  空调机温度调节总电路及接收解码
    6.8.3  仿真结果分析
  习题
第7章  实验与课程设计
  7.1  Proteus快速入门
  7.2  FPGA开发板简介
  7.3  基于FPGA开发板的Quartus应用示例
  7.4  实验项目
    7.4.1  组合逻辑电路实验(一)
    7.4.2  组合逻辑电路实验(二)
    7.4.3  组合逻辑电路实验(三)
    7.4.4  组合逻辑电路实验(四)
    7.4.5  组合逻辑电路实验(五)
    7.4.6  组合逻辑电路实验(六)
    7.4.7  组合逻辑电路实验(七)
    7.4.8  时序逻辑电路实验(一)
    7.4.9  时序逻辑电路实验(二)
    7.4.10  时序逻辑电路实验(三)
    7.4.11  时序逻辑电路实验(四)
    7.4.12  时序逻辑电路实验(五)
    7.4.13  时序逻辑电路实验(六)
  7.5  系统综合设计项目
    7.5.1  数字万年历的设计
    7.5.2  基于红外通信空调温度控制器的设计
    7.5.3  交通信号灯控制器的设计
    7.5.4  红外遥控数字密码锁的设计
参考文献